一、 應用背景

    隨著互聯網技術的飛速發展，網絡相關的軟硬件應用也越來越多。但是應用的開發、測試大部分是在一些網絡性能較好的局域網中進行的，但是現實中的網絡是不可靠的，數據傳輸和交互可能存在丟包，亂序等問題，導致整個系統出現故障，因此模擬在廣域網中存在的不確定問題，對應用的部署運行是必要的。

二、 方案概述

    湖南新實自主研發的廣域網硬件仿真平臺，基于FPGA+CPU的FAST架構下實現，廣域網仿真功能在硬件中實現，可模擬廣域網中丟包，亂序，延時的情形。具體實現方式是在硬件中的五級流水線中插入廣域網仿真模塊。

三、 FAST五級流水線（FAST UM）

    UM是FAST架構中硬件中最基礎的模塊，包含5個主要的子模塊，可實現對網絡分組的分組解析、查表匹配、動作轉發，輸出統計功能。 用戶定義的解析(UDP)
    根據用戶特定的處理需求，解析分組的協議以及分組是否滿足用戶定制的屬性分類，生成后續控制分組處理的分組特征向量（PFV）以及生成MD信息。 用戶定義關鍵字提取（UKE）
    根據分組的特征向量，提取分組查表得關鍵字并將查找關鍵字（Key）、PFV及MD送給GME模塊。 通用查表引擎(GME)
    根據產生的關鍵字查表，獲取控制分組處理動作和輸出控制的信息。 用戶定義動作（UDA）
    實現用戶定義的對分組的特定處理，如修改分組頭，分組分片與重組，添加二層分組頭等。 通用輸出引擎（GOE）
    基于令牌桶實現對分組輸出的整形，如限制發往特定CPU 軟件UA或協議棧的流量，限制特定流發往特定端口的流量等。

四、 廣域網仿真模塊（MMM）

丟包模塊
    根據配置的丟包率對輸入的包進行計數，即根據輸入的百分比，將報文中的指定比例的包丟掉，如５％即在配置成效時將每接收到的100個報文中的前５個報文丟棄。 亂序模塊
    亂序模塊是數據通過乒乓的方式存儲在兩個FIFO內。在輸出時根據亂序的比例來實現對兩個FIFO控制。     即輸入時按１：１的方式將數據存儲在兩個FIFO中，在輸出時則根據丟包比例進行亂序，即若亂序率為１％即輸出時每輸出99個數據后輸出在對應FIFO多輸出一個報文，即每個FIFO接２：２輸出兩個，以保證出現亂序。 延時模塊
    延時模塊是對需要延時的數據在FIFO中進行緩存，直到達到延時確定的時間為止。即當第一個報文到達后開始記時，到指定時間輸出數據報文。